# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-025460

(43)Date of publication of application: 29.01.1999

(51)Int.CI.

G11B 11/10 G11B 11/10

(21)Application number : 10-125099

(71)Applicant: SONY CORP

(22) Date of filing:

07.05.1998

(72)Inventor: HIDA MINORU

NIWA YOSHIKATSU

NAKAO SHINICHI

(30)Priority

Priority number: 09118310

Priority date : 08.05.1997


Priority country: JP

## (54) OPTICAL DISK DEVICE

## (57)Abstract:

PROBLEM TO BE SOLVED: To demodulate address information by a simple structure having one PLL circuit system in a data system.

SOLUTION: Provided is an optical disk device for driving an optical disk, where a groove wobble corresponding to a signal obtained by frequency- modulating biphasemodulated address information and a mark arranged in this groove wobble and having phase information are preformatted, a biphase bit number is (a) and a channel bit number is (n). By multiplying the frequency of the reproducing signal of the mark by (n), a data clock signal DCK is generated. By using the over-sampling value (s) of the biphase bit as a clock and frequency-dividing the clock signal DCK into 1/M (M=n/(a.s) by a frequency-



divider 69, a clock signal CK24 for over-sampling of the biphase bit is generated. In a detection circuit 67, a binary signal PWB obtained by wave form shaping a wobbling signal SWB is processed by using the clock signal CK24 and then address information ADM is obtained.

### **LEGAL STATUS**

[Date of request for examination]

BEST AVAILABLE COPY

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

#### (19)日本国特許庁(JP)

## (12) 公開特許公報(A)

#### (11)特許出顧公開番号

### 特開平11-25460

(43)公開日 平成11年(1999)1月29日

(51) Int.CL.	教別記号	ΡI		
G-11B 7/00		G11B 7/00	T	
11/10	506	11/10	506N	
	586		586G	

#### 審査請求 未請求 請求項の数2 OL (全 24 頁)

(21)出顧番号	<b>特顧平Ⅰ0−125099</b>	(71)出顧人	000002185
			ソニー株式会社
(22)出顧日	平成10年(1998) 5月7日		東京都品川区北品川6丁目7番35号
		· (72)発明容	八 英田 英
(31)優先権主張番号	特額平9-118310		東京都是川区北昌川6丁目7番35号 ソニ
(32)優先日	平9 (1997) 5月8日-		一株式会社内 -
(33)優先權主張国	日本(JP)	(72)発明者	丹羽 義勝
			東京都品川区北品川6丁目7番35号 ソニ
			一株式会社内
		(72)発明者	中尾 進一
			東京都品川区北品川6丁目7番35号 ソニ
			一株式会社内
		(74)代理人	弁理士 山口 邦夫 (外1名)


#### (54) 【発明の名称】 光ディスク装置

#### (57)【要約】

【課題】データ系にPLL回路を1系統持つ簡単な構成でアドレス情報の復調を可能とする。

【解決手段】バイフェーズ変調されたアドレス情報を周波数変調して得られる信号に対応したグループウォブルトこのグループウォブル内に配置され位相情報を有のイフェースピット数が8.チャネルビット数がnとされた光ディスクを駆動する光ディスク接置である。マークレスディスクを駆動する光ディスク接置である。マークロスがイフェーズピットのオーバーサンプロング値を8クロックとして、クロック信号 DC Kを生成する。バイフェーズピットのオーバーサンプリング館を8クロックとして、クロック信号 DC K24を生成する。検波回路67では、ウィブック信号 C K24を生成する。検波回路67では、ウィブル信号 S WBを波形整形して得られる2値信号 P WBに対けてクロック信号 C K 24を使用した処理をしてアドレス情報 A DMを得る。

#### ADIPFILF



#### 【特許請求の範囲】

【請求項1】 バイフェース変調されたアドレス情報を 周波数変調して得られる信号に対応したグループウォブ . ルと、このグループウォブル内に配置され位相情報を有 するマークとがプリフォーマットされ。

隣接する2つの上記マーク間のバイフェーズビット数が a (aは自然数)とされると共に、上記隣接する2つの マーク間のチャネルビット数がn (nは自然数)とされ た光ディスクを駆動する光ディスク装置であって

上記クロックマークの再生信号の周波数をn 通倍するこ 10 とで第1のクロック信号を生成するクロック信号生成手段と

上記光ディスクから、上記グループウォブルに対応した ウォブル信号を再生するウォブル信号再生手段と.

上記ウォブル信号に対して周波数復調をすることで上記 アドレス情報を得る周波数復調手段とを備え、

#### 上記周波数復調手段は、

上記バイフェーズピットのオーバーサンプリング値を s ( s は自然数) クロックとして、上記クロック信号生成 手段から供給される第1のクロック信号を 1 / M ( M = 20 n / (a·s)) に分周することで第2のクロック信号を生成するクロック信号生成部と、

上記ウォブル信号を波形整形することで2値信号を得る 波形整形部と

上記2値信号に対して上記第2のクロック信号を使用した処理をすることで上記アドレス情報を得る検波部とを有することを特徴とする光ディスク装置。

【請求項2】 上記グループウォブルに沿って上記光ディスク上に形成される記録トラックに対して情報信号を記録または再生する情報信号記録/再生手段をさらに備 30 え

上記信報信号記録/再生手段は、上記第1のクロック信号に基づいて上記情報信号を記録または再生することを特徴とする請求項1に記載の光ディスク装置。

#### 【発明の詳細な説明】

#### [0001]

【発明の肩する技術分野】この発明は、バイフェーズ変調されたアドレス情報を周波数変調して得られる信号に対応したグループウォブルと、このグループウォブル内に配置され位相情報を有するマークとがプリフォーマッ 40 トされた光ディスクを駆動する光ディスク装置に関する。詳しくは、データクロック信号とバイフェーズビットのオーバーサンプリング用のクロック信号の周波数を整数比の関係にし、データクロック信号からバイフェーズビットのオーバーサンプリング用のクロック信号を分別により生成することによって、データ系にPLL回路を1系統持つだけでアドレス情報の復調を行うことができ、様成が極めて簡単となるようにした光ディスク装置に係るものである。

[0002]

【従来の技術】従来、バイフェーズ変調されたアドレス 情報ADMを周波数変調し、変調後の信号に対応してグ ループ部をウォブリングした状態とし、変調後の信号を

2

グループウォブルとして記録してなる光磁気ディスクが 提案されている。この場合、グループウォブルは、図2 7に示すように、例えばアドレス情報ADMの1ビット (バイフェーズ1ビット)当たり、"1"のときは4. 25波(4.25周期のサイン波)となり、"0"のと きは3.75波(3.75周期のサイン波)となってい

る。この場合、グループウォブルの振幅は、変調後の信号の周波数に抑わらずに一定とされている。そのため、図27に拡大して示すように、アドレス情報ADMの

1 および 1 の か接合部に対応するグループウォブルの0クロス点の前後での傾きが変化したものとなる。 [0003] 図28は、グループウォブルの再生信号、つまりウォブル信号SWBよりアドレス情報ADMを得るための周波数復調回路3000従来例としての構成を示している。この周波数復調回路300は、直流カット用のコンデンサ301と、関値=0として直流成分がカットされたウォブル信号SWBをバルス信号(2 値信号) P

MBに変換するコンパレータ302とを有している。

【0004】また、周波数復調回路300は、PLL (phase-locked loop) 回路303を構成する電圧制御発振器303aと、この電圧制御発振器303aの出力信号とコンパレータ302より出力されるパルス信号PMBとの位相比較を行うための位相比較器303bと、この位钼比較器303bと、この位钼比較器303bと、この位钼比較器303cとを有域成分を取り出して電圧制御発振器303aに供給するための制御信号を得るローパスフィルタ303cとを有している。

【0005】また、周波数復調回路300は、ローパスフィルタ303cの出力信号の低域成分を取り出すためのローパスフィルタ304と、直流カット用のコンデンサ305と、関値=0として、直流成分がカットされたローパスフィルタ304の出力信号よりアドレス情報ADMを得るコンパレータ306とを有している。

【0006】また、周波数復調回路300は、コンパレータ306より出力されるアドレス情報ADMの立ち上がりや立ち下がりのエッジを検出するエッジ検出器307より出力されるエッジ検出信号をトリガ信号として所定幅のパルス信号を得るモノフルチパイプレータ308とを有している。

【0007】また、周波数復調回路300は、PLL回路309を構成する電圧制御発振器309aと、この電圧制御発振器309aの出力信号とモノマルチバイブレータ308より出力されるバルス信号との位相比較を行うための位相比較器309bと、この位相比較器309bより出力される位相誤差信号の低域成分を取り出して電圧制御発振器309aに供給するための制御信号を得

50 るローパスフィルタ309cとを有している。

3

【0008】図28に示す周波数復調回路300の動作を説明する。ウォブル信号SWBはコンデンサ301を介してコンパレータ302に供給されてパルス信号(2値信号)PWBに変換される。上述したように、バイフェーズ変調後の信号が光磁気ディスクにグループウォブルとして記録されている。そのため、ウォブル信号SWBは、周波数変調後の信号と同じく、図29Aに示すように、アドレス情報ADMの1ビット(バイフェーズ1ビット)に対応して、"1"のときは4.25波を有し、"0"のときは3.75波を有するものとなっている。そのため、コンパレータ302からは、図29Bに示すように、パルス信号PWBが得られる。

【0009】また、「1"に対応するウェブル信号SWB の周波数と"0"に対応するウェブル信号SWBの周波数とが異なることから、PLL回路303を構成するローパスフェルタ303cの出力信号は図29Cに示すようになり、従ってコンパレータ306からは図29Dに示すようにアドレス情報ADMが得られる。そして、このアドレス情報ADMのエッジがエッジ検出器307で検 20出され、そのエッジ検出信号がトリガ信号としてモノマルチバイブレータ308より出力されるパルス信号がPLL回路309に参照信号として供給される。したがって、PLL回路309を構成する電圧制御発振器309aからは、図29Eに示すようにアドレス情報ADMに同期したクロック信号ACKが得られる。

### [0010]

【発明が解決しようとする課題】上述したように、図2 8に示す周波数復調回路300は、2系統のPしし回路 303,309を持ち、複雑な構成となっている。

【()() 1 1】そこで、この発明では、PLL回路をデータ系に1系統持つ簡単な構成でアドレス情報の復調処理を行うことができる光ディスク装置を提供することを目的とする。

#### [0012]

【課題を解決するための手段】この発明に係る光ディスク装置は、バイフェーズ変調されたアドレス情報を周波数変調して得られる信号に対応したグループウォブルと、このグループウォブル内に配置され位相情報を有っても、内とがプリフォーマットされ、内接する2つのマーク間のバイフェーズビット数が8(8は自然数)とされた光ディスクを駆動すると共に、内は自然数)とされた光ディスクを駆動するとが、クロック信号を出めず、スク接置であって、クロックマークの再生信号のあが、スク接置であって、クロックマークの再生信号の関を出る自己を表現を表現を表現を表現を表現した。カオブル信号を再生するウォブル信号を対して周波数復調をすることでアドレス情報を得る周波数復調手段とを備えるものでといる。そして、周波数復調手段は、上記バイフェーズビ

ットのオーバーサンプリング値を s (sは自然数) クロックとして、第1のクロック信号生成手段から供給される第1のクロック信号を1/M (M=n/(a・s)) に分周することで第2のクロック信号を生成するクロック信号生成部と、ウォブル信号を波形整形することで2値信号を得る波形整形部と、2値信号に対して第2のクロック信号を使用した処理をすることでアドレス情報を得る検波部とを有するものである。

【0013】との発明において、第1のクロック信号(データクロック信号)と第2のクロック信号(バイフェーズビットのオーバーサンプリング用のクロック信号)の周波数を整数比の関係にすることにより、周波数復調手段において第1のクロック信号を分周して第2のクロック信号を用いてウォブル信号再生手段で得られたウォブル信号に対して周波数復調をすることでアドレス情報が得られる。これにより、データ系にPしし回路を1系統持つだけでアドレス情報の復調を行うことができ、構成が極めて簡単となる。

#### [0014]

【発明の実施の形態】以下、図面を参照しながら、この 発明の実施の形態について説明する。図1は、実施の形 態としての光磁気ディスク装置10の構成を示してい る。

【0015】まず、この光磁気ディスク装置10で駆動する光磁気ディスク11を説明する。図2は、光磁気ディスク11のセクタのレイアウトを示している。この光磁気ディスク11には内周側より外周側に向かってトラック0~トラックnがスパイラル状に形成される。ま30た、光磁気ディスク11はゾーニングされており、内周

た. 先級気ディスク11はソーニングされており、内側側のゾーンX1の各トラックには円周方向に()~m1のセクタが含まれ、外周側のゾーンX2の各トラックには円周方向に()~m2のセクタが含まれている。

【0016】図3A~Dは、セクタ(ウェブルアドレスフレーム)フェーマットを示している。光磁気ディスク11には、図3Aに示すように、半径方向にグループ部12Gとランド部12Lのいずれか一方。または双方にデータが記録される。グループ部12Gの片側は、例えばバイフェーズ変調後のアドレス情報ADMに応じてウェブリングした状態とされている。

【0017】この場合、アドレス情報ADMが周波数変調(FM)され、変調後の信号に対応するようにグループ部12Gがウォブリングされている。つまり、その変調後の信号がグループウォブルとして記録されている。なお、グループ部12Gの片側がウォブリングされることから、結果的にランド部12Lの片側もアドレス情報ADMに応じてウォブリングされた状態となっている。【0018】なお、アドレス情報ADMはバイフェーズ

ある。そして、周波数復調手段は、上記パイフェーズビ 50 変調後のものであるが、アドレス情報にパイフェーズ変

特開平11-25460

調を施してアドレス情報ADMを得て用いるのは、周知 のようにDC成分の発生を防止するためである(DCフ リー)。ここで、バイフェーズ変調を施す前のアドレス 情報の1ビットは、バイフェーズ2ビットに対応してい る。

【0019】グループウォブルは、図5に示すように、 アドレス情報ADMの1ビット(バイフェーズ1ビッ ト) 当たり、"1" のときは4波(4周期のサイン波) となり、"0"のときは3波(3周期のサイン波)とな っている。しかも、このグループウォブルの振幅は、変 10 コントローラ4lより D/Aコンバータ19を介してレ 調後の信号の周波数に応じて変化するようにされ、図5 に拡大して示すように、アドレス情報ADMの ~1~ お よび"()"の接合部に対応するグループウォブルの() ク ロス点の前後での傾きが変化しないようにされている。 【0020】 ここで、1セクタ(1ウォブルアドレスフ レーム)の期間のグループウォブルは、バイフェーズ変 調前のアドレス情報(データ)で、例えば42ビットの データを有している。この42ビッのトデータは、図4 に示すように、4ビットの同期信号データ、24ビット のフレームアドレスデータ、14ビットのCRC(cycl 20 (レーザ光)との共働により光磁気ディスク11のデー 1c redundancy check) コードで徴成される。

【0021】また、1ゼクタは、図3 Bに示すように、 例えば42セグメントで構成されている。各セグメント の境界位置には、図3Aに示すように、クロックマーク CMがグループウェブルに多重化されてプリフォーマッ トされている。そして、図30に示すように、各セグメ ント内に6()バイトのデータ領域が設けられると共に、 各セグメントの境界位置に対応して6バイトの固定パタ ーン領域が設けられている。データ書き込み時には、後 るが、固定パターン領域にはNRZIデータに同期した 2 Tの長さの固定パターン信号が記録される(Tはデー タのビット間隔)。この固定パターン信号は、データ説 み出し時におけるデータクロック信号の位相を制御する ために使用される。

タが42セグメントで構成され、各セグメントの境界位 置にクロックマークCMがプリフォーマットされている ことから、隣接するクロックマーク間のバイフェーズビ ット数8は2となる。また、光磁気ディスク11では、 各セグメント内に60パイトのデータ領域が設けられる と共に、各セグメントの境界位置に対応して6パイトの 固定パターン領域が設けられることから、隣接するクロ ックマーク間のチャネルビット数nは528となる。 【0023】また、図1に戻って、ディスク装置10 は、光磁気ディスク11を回転駆動するためのスピンド ルモータ13を有している。光磁気ディスク11は、記 録時および再生時には角速度一定で回転駆動される。ス

ピンドルモータ13の回転軸には、その回転速度を検出

するための周波数発電機14が取り付けられている。

【0022】ここで、光磁気ディスク11では、1セク

【0024】また、ディスク装置10は、外部磁界発生 用の磁気ヘッド15と、この磁気ヘッド15の磁界発生 を制御する磁気ヘッドドライバ16と、半導体レーザ、 対物レンズ、光倹出器等から構成される光学へッド17 と、この光学ヘッド17の半導体レーザの発光を制御す るレーザドライバ18とを有している。磁気ヘッド15 と光学ヘッド17は光磁気ディスク11を挟むように対 向して配設されている。

【0025】レーザドライバ18には、後述するサーボ ーザパワー制御信号SRが供給され、光学ヘッド17の 半導体レーザより出力されるレーザ光のパワーが、記録 時には記録パワーPwとなり、再生時には記録パワーPw より低い再生パワーPRとなるように制御される。

【0026】データ書き込み時(記録時)には、後述す るように磁気ヘッドドライバ16に記録データDェおよ び固定パターン信号SFPが供給され、磁気ヘッド15よ り記録データDrおよび固定パターン信号SFPに対応し た磁界が発生され、光学ヘッド17からのレーザビニム タ領域に記録データDrが記録されると共に、この記録 データDrが記録されるデータ領域に対応した固定パタ ーン領域に固定パターン信号SFPが記録される。

【0027】図6は、光学ヘッド17の光学系の構成を 示している。光学ヘッド17は、レーザビームしBを得 るための半導体レーザ31と、この半導体レーザ31よ り出力されるレーザビームしBを発散光より平行光に整 形するためのコリメータレンズ32と、レーザビームを 透過光と反射光の2つに分離するためのビームスプリッ 述するようにデータ領域にはNRZIデータが記録され 30 タ33と、レーザビームの光路を変更するための反射ミ ラー34と、レーザビームしBを光磁気ディスク11の 記録面(記録膜)に照射するための対物レンズ35とを 有している。

> 【0028】また、光学ヘッド17は、ビームスプリッ タ33の反射面33hで反射されて外部に出射されるレ ーザビームを偏光方向の違いによって3つのレーザビー ムに分離するためのウォラストンプリズム(偏光面検波 プリズム) 36と、このウォラストンプリズム36より 出力される3つのレーザビーム(平行光)を集光させる 40 ための集光レンズ37と、この集光レンズ37より出射 される3つのレーザビームが照射されるフォトディテク。 タ39と、集光レンズ37とフォトディテクタ39との 間に配されるマルチレンズ38とを有している。

【0029】マルチレンズ38は凹レンズおよび円筒レ ンズの組み合わせで構成される。円筒レンズを使用する のは、フォーカスエラー信号を周知の非点収差法で得る ためである。フォトディテクタ39は、図7に示すよう に、4分割フォトダイオード部39mと、2個のフォト ダイオード部391,391とで構成される。

50 【0030】図8は、ウォラストンプリズム36の構成

b

例を示している。このプリズム36は、1軸性結晶、例 えば水晶よりなる直角プリズム36a、36bが接合さ れて構成されている。この場合、プリズム36bの光軸 Axbはプリズム36aの光軸Axaに対して45°だけ傾 くように設定されている。

【0031】このような備成において、水晶は入射光の 偏光面に関連して2つの異なった屈折率を持っている。 そのため、プリズム36aにその光軸Axaに対して45 ゛だけ傾いた偏光面Ppoを有する直線偏光Laを入射す ると、図9に示すようにプリズム36aでは光軸Axaに 10 垂直な偏光面を有する偏光成分上b1および光輪Axaに平 行な偏光面を有する偏光成分Lb2に分離される。さら に、プリズム36 b では、偏光成分しbiが光軸Axbに平 行な偏光面を有する偏光成分Lc1および光軸Axbに垂 直な偏光面を有する偏光成分して2に分離されると共 に、偏光成分しb2が光軸Axbに平行な偏光面を有する偏 光成分しc3および光輪Axbに垂直な偏光面を有する偏光 成分しc4に分離される。

【0032】ここで、偏光成分しc1、Lc2はプリズム3 6 a の光軸 A xaに垂直な偏光面を有するものであり、そ 20 れぞれの光量は直根偏光しaの1/4の量となる。一 方、偏光成分しc3、Lc4はプリズム36aの光軸Axaと 平行な偏光面を有するものであり、それぞれの光量は直 線偏光Laの1/4の量となる。そして、偏光成分Lc 2. Lc3のプリズム36bからの出射角は等しく、結果 としてプリズム36h、従ってウォラストンプリズム3 6からは3本のレーザビームLi, Lm, Ljが分離し て得られることになる。

【0033】図6に示す光学ヘッド17の光学系の動作 を説明する。半導体レーザ31から放射される発散光と 30 してのレーザビームLBは、コリメータレンズ32によ って平行光に整形されてビームスプリッタ33に入射さ れる。ビームスプリッタ33の多層膜33aを透過した レーザビームは反射ミラー34で直角に光路が変更さ れ、対物レンズ35を介して光磁気ディスク11の記録 面に照射される。

【0034】また、光磁気ディスク11の記録面で反射 されるレーザビームは対物レンズ35および反射ミラー 34を介してビームスプリッタ33に入射される。そし て、ビームスプリッタ33の多層膜33aで反射された 40 レーザビームしょは、さらにビームスプリッタ33の反 射面33万で反射されて外部に出射され、ウォラストン プリズム36に入射される。

【りり35】とのように光磁気ディスク11の記録面で の反射に係るレーザビームしょがウォラストンプリズム 36に入射されるが、上述せずも、光硅気ディスク11 の記録面での偏光面の回転 (カー回転) がなかった場合 の偏光面が光軸Axaに対して45°だけ傾くように設定 されている(図8の直根偏光Laの偏光面Ppoと光軸A xaとの関係参照)。これにより、上述した直線偏光La 50 て供給される。このサーボコントローラ41には、さち

が入射される場合と同様に、ウォラストンプリズム36 によってレーザビームしょより3本のレーザビームし 1. Lm, Ljが分離して得られる。

【りり36】ここで、レーザビームしょの偏光面は光磁 気ディスク11の記録膜の磁化の向きに従って時計方向 または反時計方向にわずかに回転し、レーザビームし 1. しjの光量に光磁気ディスク11の記録膜の磁化の 向きに従った大小関係が生じる。そのため、レーザビー ムしi, Ljの光量を検出し、その差をとることで光磁 気記録されたデータ (信号) に対応する再生信号を得る ことができる。なお、レーザビームしょの偏光面が回転 してもレーザビームしmの光量は一定である。

【0037】上述したようにウィラストンプリズム36 より出射される3本のレーザビームしi,Lm.Ljは 集光レンズ37 およびマルチレンズ38を介してフォト ディテクタ39に入射される。フォトディテクタ39を 構成するフォトダイオード部391、39m,39jに は、図7に示すように、それぞれレーザビームしi、L m、しjによるスポットSPI, SPm, SP」が形成 される。

【0038】この場合、4分割フォトダイオード部39 mを構成する4個のフォトダイオードDa~Ddの検出 信号をそれぞれSa~Sdとし、フォトダイオード部3 9i、39jを構成するフォトダイオードD1、Djの 検出信号をSi、Sjとするとき、光学ヘッド 1 7 の増 幅回路部(図示せず)で以下の演算が行われ、記録領域 からの再生信号SMO、非点収差方式のフォーカスエラー 信号SFEおよびブッシュブル信号SPPが生成される。

SPP = (Sa + Sb) - (Sc + Sd)【0040】図1に戻って、ディスク装置10は、CP U (central processing unit) を備えるサーボコント ローラ41を有している。サーボコントローラ41に は、光学ヘッド17で生成されるフォーカスエラー信号 SFEがA/Dコンバータ42を介して供給される。ま た、光学ヘッド17で生成されるプッシュプル信号SPP は、ブッシュブル法によるトラッキングエラー信号S下

[0039] SMD=Si-Sj

SFE = (Sa + Sc) - (Sb + Sd)

と、光磁気ディスク11のグループウォブルに対応した ウォブル信号 (FM信号) SWBと、光磁気ディスク11 のクロックマークCMに対応したクロックマーク再生信。 母SONとを含むものである。ここで、信号STE、SWB、 SOはそれぞれ異なる周波数帯域にある。したがって、 ブッシュブル信号SPPより、ローパスフィルタやバンド パスフィルタを使用して、信号STE、SWB、SOMをそれ ぞれ抽出することが可能である。

【0041】サーボコントローラ41には、ブッシュブ ル倡号SPPよりローパスフィルタ43で抽出されたトラ ッキングエラー信号STEがA/Dコンバータ44を介し

に上述した周波数発電機14より出力される周波数信号 SFOが供給される。

【()()42】サーボコントローラ41の動作は、後述す るシステムコントローラ51によって制御される。この サーポコントローラ41によって、トラッキングコイル やフォーカスコイル、さらには光学ヘッド17をラジア ル方向に移動させるためのリニアモータを含むアクチュ エータ45が制御され、トラッキングやフォーカスのサ ーボが行われ、また光学ヘッド17の半径方向(ラジア ーラ41によってスピンドルモータ13が制御され、上 述したように記録時や再生時に光磁気ディスク11が角 速度一定で回転するように制御される。

【0043】また、ディスク装置10は、CPUを備え るシステムコントローラ51と、データバッファ52 と、ホストコンピュータとの間でデータやコマンドの送 受を行うためのSCSI(Small Computer System Inte rface) 53とを有している。システムコントローラ5 1はシステム全体を制御するためのものである。

【0044】また、ディスク装置10は、ホストコンピ 20 ュータからSCS153を通じて供給される書き込みデ ータに対して誤り訂正符号の付加を行うと共に、後述す るデータ復調器59の出力データに対して誤り訂正を行 うためのECC (error correction code) 回路5.4 と、このECC回路54で誤り訂正符号が付加された書 き込みデータをNRZI(Non Return to Zero Inverte d) データに変換して記録データDrを得ると共に、上 述した固定パターン信号SFPを発生するデータ変調器5 5とを有している。

【0045】また、ディスク装置10は、光学ヘッド1 7で生成される再生信号SMOの周波数特性を補償するた めのイコライザ回路56と、このイコライザ回路56の 出力信号をディジタル信号に変換するためのA/Dコン バータ57と、このA/Dコンバータ57の出力データ に対してティジタル的にデータ識別処理をして再生デー タDpを得るデータ識別器58と、このデータ識別器5 8より出力される再生データDpに対してNR2 I 逆変 換をして読み出しデータを得るためのデータ復調器59 とを有している。データ識別器58は、2値化回路やビ タビ復号器等で構成される。

【0046】また、ディスク装置10は、光学ヘッド1 7で生成されるブッシュブル信号SPPに含まれるウォブ ル信号SWBよりフレーム同期信号F Dおよびフレームア ドレスデータFADを得るADIP(Address In Pre-q roove) デコーダ6()と、プッシュブル信号SPPに含ま れるクロックマーク再生信号SOMBよび光磁気ディスク 11の固定パターン領域に対応した再生信号SMOより、 再生信号SOMの()クロス点のタイミングを示すパルス信 号Pのはよびデータクロック信号DCKを得るデータク ロック再生器でのと、フレーム同期信号FD、フレーム 50 WBが得られる。なお、ウォブル信号SWBの振幅は、光磁

アドレスデータFAD、パルス信号POMSよびデータク ロック信号DCKを使用して、リードゲート信号やライ トゲート信号等のシステム各部に必要なタイミング信号 を発生するタイミング発生器90とを有している。フレ ームアドレスデータFADはサーボコントローラ41に も供給され、またデータクロック信号DCKはA/Dコ ンバータ57にサンプリングクロックとして供給され

【0047】図10は、ADIPデコーダ60の構成を ル方向)への移動が制御される。また、サーボコントロ 10 示している。このADIPデコーダ60は、ブッシュブ ル信号SPPよりウォブル信号SWBを抽出するためのバン ドバスフィルタ61と、直流カット用のコンデンサ62 と、関値=()としてウォブル信号SWBをパルス信号(2) 値信号) PWBに変換するコンパレータ63とを有してい

> 【0048】また、ADIPデコーダ60は、PLL回 路64を構成する電圧制御発振器64 a と、この電圧制 御発振器64aより出力されるクロック信号CK24を1 /24に分周する分周器64りと、コンパレータ63よ り出力されるパルス信号PW8と分周器64bの出力信号 との位相比較を行うための位相比較器64cと、この位 相比較器64cより出力される位相誤差信号の低域成分 を取り出して電圧制御発振器64 aに供給するための制 御信号を得るローパスフィルタ640とを有している。 【0049】また、ADIPデコーダ60は、コンパレ ータ63より出力されるパルス信号Pwsに対して電圧制 御発振器64aより出力されるクロック信号CK24を使 用した復調処理を行ってアドレス情報ADMを得ると共 に、このアドレス情報ADMに同期したクロック信号A CKを得る検波回路67と、この検波回路67より出力 されるアドレス情報ADMに対し、クロック信号ACK を使用して、同期検出、バイフェーズ復調、誤り検出な どを行って、フレーム同期信号F Dおよびフレームアド レスデータFADを得るアドレス変換器68とを有して いる。

【0050】次に、図10に示すADIPデコーダ60 の動作を説明する。ブッシュブル信号S。よりバンドパ スフィルタ61でウォブル信号Sweが抽出される。そし て、このウォブル信号SWBがコンデンサ62を介してコ ンパレータ63に供給されてパルス信号PWBに変換され る。上述したように、光磁気ディスク11には、バイフ/ ェース変調後のアドレス情報ADMが周波数変調され、 この変調後の信号がグループウォブルとして記録されて いる。そのため、ウォブル信号SWBは、周波数変調後の 信号と同じく、図11Aに示すように、アドレス情報A DMの1ビット (バイフェーズ1ビット) に対応して、 "1"のときは4波を有し、"0"のときは3波を有す るものとなっている。そのため、コンパレータ63から は、図11Bに示すように、パルス信号(2値信号)P

気ディスク11のグループウォブルの振幅に比例したも のとなる。

【0051】ビット"1"に対応するウォブル信号SWB の周波数が faであり、ビット "()" に対応するウェブ ル信号SWBの周波数がfbであるとき、電圧制御発振器 64aの発振周波数は、fa, fbの公倍数の周波数 (=6 fa=8 fb) 近傍で変化するように設定されて いる。そのため、電圧制御発振器64aからは、図11 Cに示すように、 f c = 6 f a = 8 f b の周波数 従っ てバイフェーズのビット周波数の24倍の周波数を持 ち、バルス信号PWBに同期したクロック信号CK24が得 られる。上述せずも、クロック信号CK24はバイフェー ズビットのオーバーサンプリング用のクロック信号であ って、バイフェーズビットのオーバーサンプリング値S は24クロックとなる。

【0052】このクロック信号CK24を基準にすると、 バイフェーズ 1 ビット= "1" に対応するパルス信号P WB(1周期分)は3クロック分の値 ~1~ と3クロック 分の値"O"とからなる6 Tパターンを有し、バイフェ ーズ1ビット= "()" に対応するパルス信号PWBは4 ク 20 ロック分の値 "1" と4クロック分の値 "()" とからな る8Tパターンを有している。

【0053】検波回路67は、パルス信号PWBより8T パターンの連続を検出するときは、クロック信号ACK (図11Dに図示) に同期して次のバイフェーズ 1ビッ ト期間に "O" を出力し、一方パルス信号 PWBより 6 T パターンの連続を検出するときは、クロック信号ACK に同期して次のバイフェーズ1ビット期間に "1" を出 力する。

【0054】つまり、検波回路67ではパルス信号PWB 30 に対して復調処理が行われ、この検波回路67からはク ロック信号ACKと共に、このクロック信号ACKに同 期してグループウォブルに対応したアドレス情報ADM が出力される(図11Eに図示)。なお、図11Fは、 クロックマークCMの再生信号SOIを示している。

【0055】このアドレス情報ADMは、アドレス変換 器68に供給される。このアドレス変換器68では、ア ドレス情報ADMに対し、同期検出、パイフェーズ復 調、誤り検出などが行われて、フレーム同期信号FDも よびフレームアドレスデータFADが得られる。これに 40 より、アドレス変換器68からは、フレーム同期信号F Dと共に、アドレス情報ADMより得られるフレームア ドレスデータFADが出力される。

【りり56】図12は、倹波回路67の構成を示してい る。この検波回路67は、クロック信号CK24を使用し て、パルス信号 PWBのパターン判別によりパイフェーズ ビット "1" および "()" の切れ目 (変わり目) を検出 し、バイフェーズのビット周期のクロック信号CKBPを 得るためのバイフェーズ周期検出回路102と、このク ロック信号CKBPがリセット信号として供給されると共 50 ング信号として供給される。比較回路 125 では x>

に、クロック信号CK24がカウント用のクロック信号と して供給される5ピットカウンタ103とを有してい

【0057】また、検波回路67は、5ピットカウンタ 103のカウント出力に益づいて、バイフェーズピット "()" 用のウインドーパルスPWOと、バイフェーズビッ ト ~1~ 用のウインドーパルス PW1 とを生成するウイ ンドーパルス生成回路104を有している。ことで、ウ インドーパルスPwoは、正規の8Tパターンのパルス信 10 号PWBの立ち上がりエッジおよび立ち下がりエッジにそ れぞれ対応して出力されるパルスであり、バイフェーズ 1ビット期間に6個のパルスが生成される。同様に、ウ インドーパルス PWiは、正規の6 Tパターンのパルス信 号PWBの立ち上がりエッジおよび立ち下がりエッジにそ れぞれ対応して出力されるパルスであり、バイフェーズ 1ビット期間に8個のパルスが生成される。

【0058】また、検波回路67は、クロック信号CK 24を使用して、バルス信号 PWBの立ち上がりエッジおよ び立ち下がりエッジを検出し、エッジ検出パルスPeを 出力するエッジ検出回路110を有している。

【0059】図13は、エッジ検出回路110の構成を 示している。このエッジ検出回路110は、クロック信 号CK24で動作する2段構成のDフリップフロップ回路 111,112と、エクスクルーシブ・オア回路113 とから構成されている。パルス信号PWBはDフリップフ ロップ回路111のデータ端子Dに供給され、とのDフ リップフロップ回路111の非反転出力端子Qに得られ る信号がDフリップフロップ回路112のデータ端子D に供給される。そして、Dフリップフロップ回路11 1.112の非反転出力端子Qに得られる信号がエクス クルーシブ・オア回路113の入力側に供給され、この エクスクルーシブ・オア回路113の出力側よりエッジ 検出パルスPeが出力される。

【0080】また、図12に戻って、検波回路67は、 ウインドーパルス生成回路 104 で生成されるウインド ーパルスPWO、PWIをゲート信号としてエッジ検出パル スPeをゲートし、一致検出回路として機能するアンド ゲート121、122と、アンドゲート121、122 でそれぞれゲートされたエッジ検出パルスPeをカウン トするエッジパルスカウンタ123、124と、前のバ イフェーズ1ピット期間でカウントされたエッジパルス カウンタ123、124のカウント値x, yを比較し、 次のバイフェーズトビット期間に、その比較結果に基づ いたアドレス情報ADMを出力する比較回路125とを 有している。

【0061】 ここで、エッジパルスカウンタ123、1 24には、それぞれバイフェーズのビット周期のクロッ ク信号CK8Pがリセット信号として供給される。また、 このクロック信号CKBPは、比較回路125にもタイミ yのときはアドレス情報ADMとしてビット "0" が出力され、xくyのときはアドレス情報ADMとしてビット "1" が出力される。

【0062】また、検波回路67は、クロック信号CK24を1/24に分周し、クロック信号CKBPを参照して、アドレス信報ADMに同期したクロック信号ACK(図11D参照)を出力する分周器126を有している。

【0063】図12に示す検波回路67の動作を説明す に、7 る。バイフェーズ周期検出回路102にパルス信号PWB 10 れる。 およびクロック信号CK24が供給され、バイフェーズのビット周期のクロック信号CKBPが得られる。また、5 ビットカウンタ103には、このクロック信号CKBPが ットプリセット信号として供給されると共に、クロック信号CKPが ットプリセット信号として供給される。こ により、5ビットカウンタ103では、バイフェーズ うにエの各ビット周期において、最初にリセットされ、その後にクロック信号CK24によるカウント動作が行われ、1 0進法で「0」~「23」までカウンドされることとな カインス

【0064】この5ビットカウンタ103のカウント出力はウインドーバルス生成回路104に供給され、5ビットカウンタ103のカウント出力に基づいて、バイフェーズビット"0"用のウインドーバルスPwoと、バイフェーズビット"1"用のウインドーバルスPw1とが生成され、それぞれアンドゲート121、122にゲート信号として供給される。

【0065】一方、エッジ検出回路110にパルス信号 Pwbおよびクロック信号CK24が供給され、パルス信号 Pwbの立ち上がりエッジおよび立ち下がりエッジが検出 30 されてエッジ検出パルスPeが得られ、このエッジ検出パルスPeがそれぞれアンドゲート121,122に供給される。そして、アンドゲート121,122でゲートされたエッジ検出パルスPeは、それぞれエッジパルスカウンタ123,124に供給され、各バイフェーズ1ビット期間毎にカウントされる。

【0066】そして、比較回路125では、前のバイフェーズ1ビット期間でカウントされたエッジバルスカウンタ123、124のカウント値x、yが比較され、次のバイフェーズ1ビット期間に、その比較結果に益づいたアドレス情報ADMが出力される。

【0067】例えば、あるバイフェーズ1ビット期間のウォブル信号SWBが図14Aに示すようにバイフェーズビット "0" に対応するものであるとき、パルス信号(2値信号) PWBは図14Bに示すように8Tパターンが3回連続したものとなり、図14D、図14D、に示すようにエッジ後出パルスPeが得られる。図14Cは、クロック信号CK24を示している。

【0068】そして、アンドゲート121に供給される ウインドーパルスPWOは図14Eに示すように形成され 50 ているため、エッジパルスカウンタ123に供給される一致パルスとしてのゲート出力P00は図14Fに示すようになり、x=6となる。一方、アンドゲート122に供給されるウインドーパルスPW1は図14E′に示すように形成されているため、エッジパルスカウンタ124に供給される一致パルスとしてのゲート出力P01は図14F′に示すようになり、y=2となる。したがって、比較回路125より、次のパイフェーズ1ビット期間に、アドレス恰報ADMとして、ビット"0"が出力される。

14

【0069】また、あるバイフェーズ1ビット期間のウェブル信号SWBが図15Aに示すようにバイフェーズビット「1 に対応するものであるとき、パルス信号(2値信号) PWBは図15Bに示すように6Tパターンが4回連続したものとなり、図15D,図15D′に示すようにエッジ検出バルスPeが得られる。図15Cは、クロック信号CK24を示している。

【0070】そして、アンドゲート121に供給されるウインドーパルスPWOは図15Eに示すように形成されているため、エッジパルスカウンタ123に供給されるゲート出力POOは図15Fに示すようになり、x=2となる。一方、アンドゲート122に供給されるウインドーパルスPWIは図15E′に示すように形成されているため、エッジパルスカウンタ124に供給されるゲート出力POIは図15F′に示すようになり、y=8となる。したがって、比較回路125より、次のバイフェーズ1ビット期間に、アドレス情報ADMとして、ビット1″が出力される。

【0071】次に、光磁気ディスク11に傷などの欠陥 (ディフェクト)がある場合であって、ウォブル信号S WBが変形している場合について説明する。

【0072】例えば、あるバイフェーズ1 ビット期間のウォブル信号SWEがバイフェーズビット "0" に対応するものであって、図16Aに示すようにディフェクトによる変形があるとき、パルス信号(2 値信号) PWBは図16Bに示すように得られ、図16D、図16D、に示すようにエッジ検出パルスPeが得られる。図16Cは、クロック信号CK24を示している。

【0073】そして、アンドゲート121に供給されるウインドーパルスPwoは図16Eに示すように形成されているため、エッジパルスカウンタ123に供給されるゲート出力Pooは図16Fに示すようになり、x=6となる。一方、アンドゲート122に供給されるウインドーパルスPwuは図16E′に示すように形成されているため、エッジパルスカウンタ124に供給されるゲート出力Poiは図16F′に示すようになり、y=3となる。したがって、比較回路125より、次のパイフェーズ1ビット期間に、アドレス情報ADMとして、ビットで0°が出力される。

【りり74】また、あるバイフェーズ1ビット期間のウ

ォブル信号SWBがバイフェーズビット ^1 C対応する ものであって、図17Aに示すようにディフェクトによ る変形があるとき、パルス信号(2値信号) PwBは図1 7Bに示すようになり、図17D、図17D′に示すよ うにエッジ検出パルスPeが得られる。図17Cは、ク ロック信号CK24を示している。

【りり75】そして、アンドゲート121に供給される ウインドーパルスPwott図17Eに示すように形成され ているため、エッジパルスカウンタ123に供給される ゲート信号P00は図17Fに示すようになり、x=1と 10 なる。一方、アンドゲート122に供給されるウィンド ーパルスPwiは図17E′に示すように形成されている ため、エッジパルスカウンタ124に供給されるゲート 出力Poiは図17F′に示すようになり、y=6とな る。したがって、比較回路125より、次のバイフェー ズ1ビット期間に、アドレス情報ADMとして、ビット ゙1 ゙ が出力される。

【りり76】このように、図12に示す検波回路67で は、ウォブル信号SWBに、図16Aおよび図17Aに示 すようなディフェクトによる変形がある場合であって も、ウォブル信号SWBにディフェクトによる変形がない 場合と同様に、良好にアドレス情報A DMを得ることが できる。

【0077】ところで、図16Aおよび図17Aに示す ようなディフェクトによる変形がある場合には、上述し たようにx, yの差が大きくなるので、x, yの大小の みによって、ビット "0" またはビット "1" と判定し ても、正しくアドレス情報ADMを得ることができる。 しかし、x.yの差があまりないときは、ビット"()" と判定すべきか、ビット"1"と判定すべきかが困難と 30 なる場合がある。

【りり78】例えば、あるバイフェーズ1ビット期間の ウォブル信号SWBが図18Aに示すように変形したもの であるとき、パルス信号(2 値信号) PwBは図18Bに 示すようになり、図18D(=図18E=図18E') に示すようにエッジ検出パルスPeが得られる。図18 Cは、クロック信号CK24を示している。

【りり79】そして、アンドゲート121に供給される ウインドーパルスPwoは図18Fに示すように形成され ているため、エッジパルスカウンタ123に供給される ゲート出力Pooは図18Gに示すようになり、x=4と なる。ビット"()"と仮定するならば、x=6となるは ずである。

【0080】一方、アンドゲート122に供給されるウ インドーパルス PWIは図18F に示すように形成され ているため、エッジパルスカウンタ124に供給される ゲート出力P01は図18G′に示すようになり、y=6 となる。ピット"1"と仮定するならば、y=8となる はずである。

【りり81】したがって、単純な比較であると、x<y 50 とを有している。

16

であることから、ビット ~1~ であると判定することと なる。しかし、本当にビット ~1~ であるとは即断でき ない。なぜならば、それぞれが本来後出されるべき数と 比較すると、ともにカウントが2不足しているという点 で同じ誤差を持っているからである。

【0082】そこで、ウインドーについてさらに条件を 加え、立ち上がりエッジと立ち下がりエッジとを分離し て検出することによって、より正確な判定が可能にな る.

【0083】図19は、他の構成の検波回路67Aを示 すものであり、立ち上がりエッジと立ち下がりエッジと を分離して検出するようにしたものである。この図19 において、図12と対応する部分には同一符号を付して 示している。

【0084】この検波回路67Aは、クロック信号CK 24を使用して、パルス信号 PWBのパターン判別によりパ イフェーズビット \*1 \* および \*() \* の切れ目 (変わり 目)を検出し、バイフェーズのビット周期のクロック信 号CKBPを得るためのバイフェーズ周期検出回路「()2 20 と、このクロック信号CK BPがリセット信号として供給 されると共に、クロック信号CK24がカウント用のクロ ック信号として供給される5ピットカウンタ103とを 有している。

【0085】また、検波回路67Aは、5ピットカウン タ103のカウント出力に基づいて、バイフェーズビッ ト"O"用のウインドーパルスPWOu、PWOdと、バイフ ェーズビット"1"用のウインドーパルスPWlu、PWL dとを生成するウインドーパルス生成回路 1() 4 A を有 している。

【りり86】ととで、ウインドーパルスPwoult正規の 8Tパターンのパルス信号PWBの立ち上がりエッジに対 応して出力されるパルスであり、バイフェーズ 1 ビット 期間に3個のパルスが生成される。ウインドーパルスP Wodは正規の8 Tパターンのパルス信号 PWBの立ち下が りエッジに対応して出力されるパルスであり、バイフェ ーズ1ビット期間に3個のバルスが生成される。

【0087】ウインドーパルスPWiuは正規の6Tパタ ーンのパルス信号PWBの立ち上がりエッジに対応して出 力されるパルスであり、バイフェーズ1ピット期間に4 個のパルスが生成される。 ウインドーパルス Pwidは正 規の6Tパターンのパルス信号PWBの立ち下がりエッジ に対応して出力されるパルスであり、バイフェーズ1ビ ット期間に4個のパルスが生成される。

【0088】また、検波回路67Aは、クロック信号C K24を使用して、パルス信号PWBの立ち上がりエッジを 検出し、エッジ検出パルスPeuを出力する立ち上がりエ ッジ検出回路 1 3 0 と、同様にクロック信号 CK 24を使 用して、パルス信号PWBの立ち下がりエッジを検出し、 エッジ検出パルスPedを出力するエッジ検出回路 140

【0089】図20は、立ち上がりエッジ検出回路13 ()の構成を示している。このエッジ検出回路130は、 クロック信号CK24で動作する2段構成のDフリップフ ロップ回路131, 132と、アンド回路133とから 構成されている。パルス信号PWBはDフリップフロップ 回路131のデータ端子Dに供給され、このDフリップ フロップ回路131の非反転出力端子Qに得られる信号 がDフリップフロップ回路132のデータ端子Dに供給 される。そして、Dフリップフロップ回路131の非反 転出力端子Qに得られる信号とDフリップフロップ回路 10 132の反転出力端子Qバーに得られる信号とがアンド 回路133の入力側に供給され、このアンド回路133 の出力側よりエッジ検出パルスPeuが出力される。

【0090】また、図21は、立ち下がりエッジ検出回 路140の構成を示している。このエッジ検出回路14 ()は、クロック信号CK24で動作する2段構成のDフリ ップフロップ回路141、142と、アンド回路143 とから構成されている。パルス信号PWBはDフリップフ ロップ回路141のデータ端子Dに供給され、このDフ リップフロップ回路 141の非反転出力端子Qに得られ 20 る信号がDフリップフロップ回路142のデータ端子D に供給される。そして、Dフリップフロップ回路141 の反転出力端子Qバーに得られる信号とDフリップフロ ップ回路142の非反転出力端子Qに得られる信号とが アンド回路143の入力側に供給され、このアンド回路 143の出力側よりエッジ検出パルスPedが出力され

【0091】また、図19に戻って、検波回路67A は、ウインドーバルス生成回路104Aで生成されるウ インドーパルスPWOu、PWOdをゲート信号としてそれぞ 30 れエッジ検出バルスPeu. Pedをゲートし、一致検出回 路として機能するアンドゲート151、152と、ウイ ンドーパルス生成回路 104Aで生成されるウインドー パルスPW1u, PW1dをゲート信号としてそれぞれエッジ 検出バルス Peu. Pedをゲートし、一致検出回路として 機能するアンドゲート153, 154とを有している。 【0092】また、検波回路67Aは、アンドゲート1 51、152でそれぞれゲートされたエッジ検出バルス Peu. Pedをカウントするエッジパルスカウンタ15 5、156と、アンドゲート153、154でそれぞれ 40 ゲートされたエッジ検出パルスPeu、Pedをカウントす るエッジパルスカウンタ157, 158と、エッジパル スカウンタ155、156のカウント値を加算する加算 器159と、エッジパルスカウンタ157、158のカ ウント値を加算する加算器160とを有している。

【0093】また、検波回路67Aは、前のパイフェー ズービット期間でカウントされたエッジパルスカウンタ 155, 156のカウント値の合計値(加算器159の 出力値)xと、同様に前のパイフェーズ1ピット期間で カウントされたエッジパルスカウンタ157,158の SO ビット朝間毎にカウントされる。同様に、アンドゲート

カウント値の合計値(加算器160の出力値)yとを比 較し、次のバイフェーズトピット期間に、その比較結果 に基づいたアドレス情報ADMを出力する比較回路16 1とを有している。

18

【0094】ととで、エッジパルスカウンタ155~1 58には、それぞれバイフェーズのビット周期のクロッ ク信号CKBPがリセット信号として供給される。また、 このクロック信号CKBPは、比較回路161にもタイミ ング信号として供給される。比較回路161では、x> yのときはアドレス情報ADMとしてビット"()"が出 力され、x<yのときはアドレス情報ADMとしてビッ ト ~1 ~ が出力される。

【0095】また、検波回路67Aは、クロック信号C K24を1/24に分周し、クロック信号CKBPを参照し て、アドレス情報ADMに同期したクロック信号ACK (図11D参照)を出力する分周器126を有してい

【0096】図19に示す検波回路67Aの動作を説明 する。バイフェーズ周期倹出回路102にパルス信号P WBおよびクロック信号CK24が供給され、バイフェーズ のビット周期のクロック信号CKBPが得られる。また、 5ビットカウンタ103には、このクロック信号CKBP がリセット信号として供給されると共に、クロック信号 CK24がカウント用のクロック信号として供給される。 これにより、5ビットカウンタ103では、バイフェー ズの各ピット周期において、最初にリセットされ、その 後にクロック信号CK24によるカウント動作が行われ、 10進法で「0」~「23」までカウントされることと

【0097】この5ビットカウンタ103のカウント出 力はウインドーバルス生成回路104Aに供給され、5 ビットカウンタ103のカウント出力に基づいて、バイ フェーズピット"O"用のウインドーパルス Pwou. Pw Odと、バイフェーズピット"1"用のウインドーバルス PWlu, PWIdとが生成され、それぞれアンドゲート1 51~154にゲート信号として供給される。

【0098】一方、立ち上がりエッジ検出回路130に パルス信号PWBおよびクロック信号CK24が供給され、 パルス信号PWBの立ち上がりエッジが検出されてエッジ 検出パルス Peuが得られ、このエッジ検出パルス Peuが それぞれアンドゲート151、153に供給される。同く 様に、立ち下がりエッジ倹出回路140にパルス信号P WBおよびクロック信号CK24が供給され、パルス信号P WBの立ち下がりエッジが検出されてエッジ検出バルスP edが得られ、このエッジ検出パルスPedがそれぞれアン ドゲート152.154に供給される。

【0099】アンドゲート151、152でゲートされ たエッジ検出パルスPeu、Pedはそれぞれエッジパルス カウンタ155、156に供給され、各バイフェーズ1

153. 154でゲートされたエッジ検出パルスPeu. Pedはそれぞれエッジパルスカウンタ157.158に 供給され、各バイフェーズ1ビット期間毎にカウントさ

19

【0100】そして、比較回路161では、前のバイフ ェーズ】ビット期間でカウントされたエッジパルスカウ ンタ155、156のカウント値の合計値xと同様に前 のバイフェーズ1ビット期間でカウントされたエッジパ ルスカウンタ157, 158のカウント値の合計値yと が比較され、次のバイフェーズ 1 ビット期間に、その比 10 較結果に基づいたアドレス情報ADMが出力される。 【0101】図19に示す検波回路67Aで、あるバイ フェーズ】ビット期間のウォブル信号SWBが図22A (=図18A) に示すように変形したものである場合に ついて説明する。この場合、パルス信号(2.値信号) Pw Bは図22Bに示すようになり、図22E(=図22 E') に示すように立ち上がりエッジに対応したエッジ 検出パルスPeuが得られると共に、図22G(=図22 G') に示すように立ち下がりエッジに対応したエッジ 検出パルスPedが得られる。図22Cはクロック信号C 20

Pedを合わせたエッジ検出パルスPeを示している。 【0102】また、アンドゲート151, 152に供給 されるウインドーパルスPWou、PWOdは図22F、Hに 示すように形成されているため、エッジパルスカウンタ 155、156に供給される一致パルスとしてのゲート 出力AOu, AOdは図22 Iに示すようになり、x=1 と なる。一方、アンドゲート153、154に供給される ウインドーパルスPW1u, PW1dは図22F', H'に示 すように形成されているため、エッジパルスカウンタ1 57、158に供給される一致パルスとしてのゲート出 カA 1u, A 1dは図22 l ′ に示すようになり、y = 6 と なる。この場合、x, yの豊が十分に大きくなるので、 その比較結果をそのまま利用しても、正しい検波結果と なる。

K24を示しており、図22Dはエッジ検出パルスPeu.

【0103】したがって、比較回路161では、x,y の比較結果がそのまま利用され、次のバイフェーズ1ビ ット期間に、アドレス情報ADMとして、ピット"1" が出力される。

【0104】このように、ウインドーパルスだけでな く、バルス信号PWBのエッジ情報をも加味することによ り、より正確な判定が可能になる利益がある。

【0105】さて、図10に示すADIPデコーダ60 は、PLL回路64を有するものであり、比較的複雑な 回路構成となっている。

【り106】ところで、上述したように、隣接するクロ ックマーク間のバイフェーズビット数aは2であり、隣 接するクロックマーク間のチャネルビット数mは528 であり、さらにバイフェーズビットのオーバーサンプリ ング値sは24クロックである。後述するように、デー 50 ゲート信号SGoを使用して光磁気ディスク11の固定

タクロック再生器70では、クロックマークCMの再生 信号SOMをn=528返倍して、データクロック信号D CKが得られる。この場合、データクロック信号DCK の周波数と、バイフェーズビットのオーバーサンプリン グ用のクロック信号CK24の周波数とは、整数比の関係 となっている。つまり、データクロック信号DCKの周 波数をfockとし、クロック信号CK24の周波数をf24 とすると、『dck= 1 1× 124となる。そこで、データ クロック信号DCKを分周してクロック信号CK24を生 成することが可能である。

【0107】図23は、他の構成のADIPデコーダ6 O A を示すものであり、データクロック信号 D C K を分 周してクロック信号CK24を得るものである。この図2 3において、図10と対応する部分には同一符号を付 し、その詳細説明は省略する。

【0108】このADIPデコーダ60Aは、データク ロック再生器70で再生されるデータクロック信号DC Kを、1/Mに分周して、バイフェーズビットのオーバ ーサンプリング用のクロック信号CK24を生成する分周 器69を有している。ここで、M=n/(a·s)であ り、本実施の形態では、M=528/(2·24)=1 1である。この分周器69で生成されるクロック信号C K24は検波回路67(67A)で使用される。図24A ~Cは、クロックマークCMの再生信号SCM、データク ロック信号DCKおよびクロック信号CK24のタイミン グ関係を示している。

【0109】図23に示すADIPデコーダ60Aのそ の他の構成は図10に示すADIPデコーダ60と同様 である。したがって、詳細説明は省略するが、ADIP デコーダ60Aは、図10に示すADIPデコーダ60 と同様に動作し、アドレス変換器68からは、フレーム アドレスデータFADおよびフレーム同期信号FDが得 られる。

【0110】このように図23に示すADIPデコーダ 60Aは、クロック信号CK24を得るのに、PLL回路 を不要とでき、図10に示すADIPデコーダ60と比 べて、さらに簡単な回路構成となる利益がある。

【り111】また、図25は、データクロック再生器7 ()の構成を示している。このデータクロック再生器7() 40 は、プッシュブル信号SPPよりクロックマーク再生信号 SOMを抽出するためのバンドパスフィルタ71と、直流 カット用のコンデンサ72と、クロックマーク再生信号 SOMO() クロス点のタイミングを示すパルス信号POAを 得るエッジ検出器73とを有している。

【り112】また、データクロック再生器70は、再生 信号SMOの直流成分をカットするコンデンサ74と、関 値=りとして再生信号SMDをパルス信号(2値信号)P MDに変換するコンパレータ75と、このパルス信号PMD からタイミング発生器90より供給される固定パターン

パターン領域の再生信号SMXに対応するパルス信号PFPをゲートするアンド回路76とを有している。この場合、図3Dに示すように、固定パターンゲート信号SG oは、固定パターン領域の再生信号SMXが得られる期間で"1"となり、その他の期間では"0"となるものである。

【0113】なお、タイミング発生器90には、上述したクロックマーク再生信号SGの0クロス点のタイミングを示すパルス信号POが供給される。そして、タイミング発生器90では、このパルス信号POをタイミング 10 基準とし、データクロック信号DCKをカウントすることで、固定パターングート信号SGのが生成される。【0114】また、データクロック再生器70は、PLL回路を構成する電圧制御発振器77と、この電圧制御発振器77と、この電圧制御発振器77と、この電圧制御発振器77より出力されるデータクロック信号DCKを1/N(ここでは、N=n=528)に分周する分周器78と、エッジ検出器73より出力されるパルス信号POIと分周器78と、この位相比較器79より出力される位相誤差信号の低域成分を取り出すローバスフィルタ80~20とを有している。

【0115】また、データクロック再生器70は、アンド回路76より出力されるバルス信号PFPと分周器78の出力信号との位相比較を行うための位相比較器81と、この位相比較器81より出力される位相誤差信号の高域成分を取り出すハイパスフィルタ82と、ローパスフィルタ80の出力信号と接続スイッチ83を介して供給されるハイパスフィルタ82の出力信号とを加算して電圧制御発振器77に供給する制御信号を得るための加昇器84とを有している。接続スイッチ83にはシステムコントローラ51よりスイッチ制御信号SWが供給される。これにより、接続スイッチ83は、データ語を込み時(記録時)にはオフとされると共に、データ語み出し時(再生時)にはオンとされる。

【0116】次に、図25に示すデータクロック再生器70の動作を説明する。ブッシュブル信号SPPよりクロックマーク再生信号SOM(図26Aに図示)が抽出され、このクロックマーク再生信号SOMはコンデンサ72を介してエッジ検出器73よりクロックマーク再生信号SOMの1)クロス点のタイミングを示すパルス信号POM(図26Bに図示)が得られる。

【0117】また、光学ヘッド17(図1参照)より出力される再生信号SMDはコンデンサ74を介してコンパレータ75に供給されてパルス信号(2値信号)PMDに変換される。そして、アンド回路76では、固定パターンゲート信号SGO(図26Cに図示)により、パルス信号PMDから光磁気ディスク11の固定パターン領域の再生信号SMDに対応するパルス信号(2値信号)PFP(図26Dに図示)が取り出される。

【() 118】そして、データ書き込み時(記録時)に は、接続スイッチ83がオフとされることから、電圧制 御発振器77. 分周器78. 位相比較器79およびロー パスフィルタ80によってPLL回路が構成され、電圧 制御発振器77には位相比較器79より出力される位相 誤差信号がローパスフィルタ80を通じて制御信号とし て供給される。そのため、電圧制御発振器77からは、 クロックマーク再生信号SOIが持つ位祖情報によって位 相が制御されたデータクロック信号DCKが得られる。 【0119】また、データ読み出し時(再生時)には、 接続スイッチ83がオンとされることから、電圧制御発 振器77、分周器78、位祖比較器79,81.ローバ スフィルタ80およびハイバスフィルタによってPLL 回路が構成され、電圧制御発振器77には位相比較器7 9より出力される位相誤差信号の低域成分と位相比較器 81より出力される位相誤差信号の高域成分との加算信 号が制御信号として供給される。そのため、電圧制御発 振器77からは、クロックマーク再生信号SOIが持つ位 相情報と固定バターン領域の再生信号SMCが持つ位相情 報とによって位相が制御されたデータクロック信号DC Kが得られる。なお、図26Eは、データクロック信号

【0120】次に、図1に示す光磁気ディスク装置10の動作を説明する。ホストコンピュータよりシステムコントローラ51にデータライトコマンドが供給される場合には、データ書き込み(記録)が行われる。この場合、SCS153で受信されてデータバッファ52に格納されているホストコンピュータからの書き込みデータに対して、ECC回路54で誤り訂正符号の付加が行われる。そして、データ変調器55より磁気へっぱりが行われる。そして、データ変調器55より磁気へっぱりが行われる。そして、データ変調器55より磁気へっぱりい行われる。そして、データ変調器55より磁気へっぱりい行われる。そして、データ変調器55より磁気へっぱりが行われる。そして、データを調整されるデータのアット位置としてのデータ領域に記録データDrが記録されるデータ領域に対応した固定パターン領域に固定パターン信号SFPが記録される。

DCKを示している。

【0121】また、ホストコンピュータよりシステムコーントローラ51にデータリードコマンドが供給される場合には、データ読み出し(再生)が行われる。この場合、光磁気ディスク11のターゲット位置としてのデータ領域およびそのデータ領域に対応した固定パターン領域より再生信号SMが得られる。この再生信号SMがはイコライザ回路56で周波数特性が補償され、A/Dコンパータ57でデータクロック信号DCKを使用してディシタル信号に変換され、その後にデータ識別器58でデータの識別が行われて再生データDpが得られる。そして、この再生データDpに対して、データ復調器59でNRZI逆変換が行われ、さらにECC回路54で誤り50町でが行われて読み出しデータが得られる。そして、こ

の読み出しデータはデータバッファ52に一旦格納さ れ、その後に所定タイミングでSCSI53を介してホ ストコンピュータに送信される。

【り122】なお、データ告き込みやデータ読み出しに おいて、磁気ヘッド15および光学ヘッド17はサーボ コントローラ41によってターゲット位置にシークされ る。この場合、ADIPデコーダ60より出力されるフ レームアドレスデータFADを参照してシーク動作が行 われる。また、データ書き込み時(記録時)には、デー タクロック再生器70よりクロックマーク再生信号SCM 10 が持つ位相情報の低域成分によって位相が制御されたデ ータクロック信号DCKが得られ、このデータクロック 信号DCKに同期してデータ書き込みが行われる。-方、データ読み出し時(再生時)には、データクロック 再生器70よりクロックマーク再生信号SQが持つ位相 情報の低域成分と固定パターン領域の再生信号SMDが持 つ位相情報の高域成分とによって位相が制御されたデー タクロック信号DCKが得られ、このデータクロック信 号DCKに同期してデータ読み出しが行われる。

【り123】図1に示すディスク装置10においては、 データ読み出し時(再生時)には、データクロック再生 器了りよりクロックマーク再生信号SOIが持つ位相情報 と固定パターン領域の再生信号SMDが持つ位相情報とに よって位相が制御されたデータクロック信号DCKを得 るものであり(図25参照)、クロックマーク再生信号 SOMの振幅が小さく、そのS/Nが悪くても、再生デー タに高精度に同期したクロック信号を得ることができ、 データ読み出しの処理精度を上げることができる。

【0124】また、光磁気ディスク11のグループウォ ブルの振幅が変調後の信号の周波数に応じて変化するよ うにされ、アドレス情報ADMの"1" および"0" の 接合部に対応するグループウィブルのりクロス点の前後 での傾きが変化しないようにされている(図5参照)。 そのため、アドレス情報ADMの "1" および "()" の 接合部に対応するウォブル信号SWBの時間軸方向のジッ タを低減でき、ADIPデコーダ6()(図1()参照)で アドレス情報A DMを良好に得ることができる。本実施 の形態においては、上述したように、アドレス情報AD Mの"1"および"0"に対応するグループウォブルの 波数がそれぞれ整数とされており、アドレス情報ADM の"1"および"()"に対応するグループウォブルの接 台部は全て()クロス点となることから、特に有効であ

【0125】また、ADIPデコーダ60では、アドレ ス情報A DMの"1" および"()"のデータにそれぞれ 対応するウォブル信号SWBの周波数fa, floの公倍数 の周波数 『 c (=6 『 a = 8 『 b )を持つクロック信号 CK24を使用した復調処理でアドレス情報ADMを得る ものである(図10参照)。そのため、PLL回路を1 系統持つだけで構成でき、ADIPデコーダ60の構成 50 要があり、データが記録されるデータ領域が狭くなる。

が簡単となる利益がある。

【0126】この場合、アドレス情報ADMの"1" お よび"()"に対応するグループウォブルの波数がそれぞ れ整数とされており、アドレス情報ADMの"]"およ び 10 のデータにそれぞれ対応してコンパレータ63 より出力されるパルス信号PWBは常に同じ形状となるこ とから、検波回路67におけるクロック信号CK24を使 用した復調処理を容易に行うことができる。

【り127】また、データクロック信号DCKの周波数 とバイフェーズビットのオーバーサンプリング用のクロ ック信号CK24の周波数とが整数比の関係にあり、デー タデータクロック信号DCKを分周してバイフェーズビ ットのオーバーサンプリング用のクロック信号CK24を 得ることで、ADIPデコーダ60Aの構成をより簡単 とできる(図23参照)。

【0128】また、ADIPデコーダ60の検波回路6 7では、ウインドーパルスを使用してビット"0"とビ ット"1"の検波を行うものであるため、ウォブル信号 SWBにディフェクトによる変形がある場合であっても、 その変形がない場合と同様に、アドレス情報ADMを良 好に得ることができる。

【り129】なお、上述実施の形態においては、光磁気 ディスク11のグルーブ部12Gの片側のみウォブリン グした状態とされたものを示したが、グループ部12G の両側がウォブリングされた状態であってもよい。

【0130】また、上述実施の形態においては、グルー ブ部12Gのウォブリングしている側にクロックマーク CMがプリフォーマットされたものを示したが、ウォブ リングしていない側にクロックマークCMがプリフォー マットされてもよく、さらには両側にクロックマークC Mがプリフォーマットされていてもよい。

【0131】また、上述実施の形態においては、アドレ ス情報A DMの"1"および"()"に対応するグループ。 ウォブルの波数がそれぞれ「4」、「3」としたが、こ れに限定されるものではない。

【0132】また、上述実施の形態においては、記録領 域の固定パターン領域がクロックマークCMの記録位置 に1対1に対応して設けられているが、心ずしも対応さ せる必要はない。例えば、固定パターン領域の個数をク ロックマークCMの個数より少なくしてもよい。

【0133】また、上述実施の形態においては、光磁気・ ディスク11の固定パターン領域には2Tの固定パター ン信号が記録されるものであったが、1 Tあるいは3 T 以上の固定パターン信号が記録されるようにしてもよ い。ただし、パターン間隔が短くなると、MTF (Modu lation Transfer Function) によって再生信号SMDの振 幅が小さく、S/Nが悪化したものとなる。逆に、パタ ーン間隔が長くなると、位祖比較のためのエッジ数を同 じ数だけ得るためには、固定パターン領域を広くとる必

【0134】また、上述実施の形態において、ADIPデコーダ60、60Aでは、アドレス情報ADMの「1"および"0"のデータにそれぞれ対応するウォブル信号SWBの周波数 f a、f b の公倍数の周波数 f c(=6fa=8fb)を持つクロック信号CK24を使用した復調処理を行うようにしたものであるが、周波数 f a、f b のその他の公倍数の周波数を持つクロック信号を使用して同様の復調処理を行うことができる。

#### [0135]

【発明の効果】この発明によれば、バイフェーズ変調さ 10 れたアドレス情報を周波数変調して得られる信号に対応したグループウォブルと、このグループウォブル内に配置され位相情報を有するマークとがプリフォーマットされた光ディスクを駆動するものであって、データクロック信号とバイフェーズビットのオーバーサンプリング用のクロック信号(第1のクロック信号)からバイフェーズビットのオーバーサンプリング用のクロック信号(第2のクロック信号)を分周により生成するものである。そのため、データ系にPLL回路を1系統持つだけでアドレス情報の復調を行うことができ、構成が極めて簡単となる利益がある。

#### 【図面の簡単な説明】

【図1】実施の形態としての光磁気ディスク装置の構成 を示すプロック図である。

【図2】光磁気ディスクのセクタのレイアウトを示す図 である。

【図3】 セクタ (ウォブルアドレスフレーム) フォーマットを説明するための図である。

【図4】バイフェーズ変調前の1セクタ(ウォブルアド 30 レスフレーム)のアドレス情報を示す図である。

【図5】グループウェブルの構成例を示す図である。

【図6】光学ヘッドの光学系を示す図である。

【図7】光学ヘッドの光学系を構成するフォトディテクタの構成と、その上に形成されたスポットを示す図である。

【図8】光学ヘッドの光学系を構成するウォラストンプリズムの構成例を示す図である。

【図9】 ウェラストンプリズムによる光線の分離状態を示す図である。

【図10】ADIPデコーダの構成を示すブロック図で ある

【図11】ADIPデコーダの動作を説明するためのタイミングチャートである。

【図12】検波回路の構成を示すブロック図である。

【図13】エッジ検出回路の構成を示すプロック図であ

る.

【図14】検波回路の動作を説明するための波形図である。

【図15】検波回路の動作を説明するための波形図であ ス

【図16】検波回路の動作を説明するための波形図である。

【図17】検波回路の動作を説明するための波形図である。

【図18】検波回路の動作を説明するための波形図である。

【図19】検波回路の他の構成を示すブロック図である。

【図20】立ち上がりエッジ検出回路の構成を示すプロック図である。

【図21】立ち下がりエッジ検出回路の構成を示すプロック図である。

【図22】検波回路の動作を説明するための波形図である。

10 【図23】ADIPデコーダの他の構成を示すプロック 図である。

【図24】ADIPデコーダで使用するクロックを説明するためのタイミングチャートである。

【図25】データクロック再生器の構成を示すブロック 図である。

【図26】データクロック再生器の動作を説明するため のタイミングチャートである。

【図27】従来のグループウォブルの構成例を示す図である。

0 【図28】従来の周波数復調回路の構成を示すブロック図である。

【図29】周波数復調回路の動作を説明するためのタイミングチャートである。

#### 【符号の説明】


10・・・光磁気ディスク装置、11・・・光磁気ディスク、12G・・・グループ部、12L・・・ランド部、15・・・外部磁界発生用の磁気ヘッド、16・・・磁気ヘッドドライバ、17・・・光学ヘッド、18・・・レーザドライバ、41・・・サーボコントローラ、51・・・システムコントローラ、55・・・データ変調器、58・・・データ識別器、59・・・データ復調器、60,60A・・・ADIPデコーダ、64・・・アドレス変換器、67,67A・・・検波回路、68・・・アドレス変換器、69・・・分周器、70・・・データクロック再生器、90・・・タイミング発生器

[図1]

[図2]

光磁気ディスクのセクダのレイアウト


### 実施の形態(光磁気ディスク装置)




[図3]

TEG SPP LPPSITA AND SPP LPPSIT

【図5】 グループウォブルの構成例






[24]

バイフェーズ変調前のアドレス情報(データ)

【図6】

## 光学ヘッドの光学系




[図7]


[図8]

ウォラストンプリズムの構成例

ADIPデコーダ

フォトディテクタ上のスポット






Da Dd SPm 39m Db Dc 平底方向 SP, 39i Dj


[図9]

### ウォラストンプリズムによる光線の分離状態




[図11]

## ADIPデコーダの動作




## [図10]

### ADIPデコーダ



[213]

## エッジ検出回路





【図12】

【図14】

検波回路

検波回路の動作







. . . .


[図21]

[**2**20]

立下がりエッジ検出回路








[図15]


### 検波回路の動作

[216]

### 検波回路の動作



[图27]




【図17】

### 検波回路の動作

[218]


## 検波回路の動作



検波回路 検波回路 検波回路 検波回路 (A) SaB (B) PNB (C) CK2a (B) PNB (C) CK2a (C) Poul (F) Poul (F


[図24]

ADIPデコーダで使用するクロック




[図25]

### データクロック再生段




[图26]

データクロック再生器の動作



[28]

## 周波数復調回路の構成



[図29] 周波数復調回路の動作

